电子人社区›论坛 › 基础技术 › 工业4.0技术 › 高速PCB设计指南之三 56

工业4.0技术

今日 : 0|主题 : 74|排名 : 392

发帖回复收藏

高速PCB设计指南之三 56

发表于 2019-3-1 14:42:18 | 2020 只看该作者回帖奖励

|倒序浏览 |阅读模式

[复制链接]

发表于 2019-3-1 14:42:18 | 只看该作者回帖奖励

|倒序浏览 |阅读模式

电子人社区网讯：高速PCB设计指南之三 56
5、最佳可测试性的电气前提条件
电气前提条件对良好的可测试性，和机械接触条件一样重要，两者缺一不可。一个门电路不能进行测试，原因可能是无法通过测试点接触到启动输入端，也可能是启动输入端处在封装壳内，外部无法接触，在原则上这两情况同样都是不好的，都使测试无法进行。在设计电路时应该注意，凡是要用在线测试法检测的元件，都应该具备某种机理，使各个元件能够在电气上绝缘起来。这种机理可以借助于禁止输入端来实现，它可以将元件的输出端控制在静态的高欧姆状态。
虽然几乎所有的测试系统都能够逆驱动（Backdriving）方式将某一节点的状态带到任意状态，但是所涉及的节点最好还是要备有禁止输入端，首先将此节点带到高欧姆状态，然后再“平缓地”加上相应的电平。
   同样，节拍发生器总是通过启动引线，门电路或插接电桥从振荡器后面直接断开。启动输入端决不可直接与电路相连，而是通过100欧姆的电阻与电路连接。每个元件应有自己的启动，复位或控制引线脚。必须避免许多元件的启动输入端共用一个电阻与电路相连。这条规则对于ASIC元件也适用，这些元件也应有一个引线脚，通过它，可将输出端带到高欧姆状态。如果元件在接通工作电压时可实行复位，这对于由测试器来引发复位也是非常有帮助的。在这种情况下，元件在测试前就可以简单地置于规定的状态。
   不用的元件引线脚同样也应该是可接触的，因为在这些地方未发现的短路也可能造成元件故障。此外，不用的门电路往往在以后会被利用于设计改进，它们可能会改接到电路中来。所以同样重要的是，它们从一开始就应经过测试，以保证其工件可靠。
6、改进可测试性
使用探针床适配器时，改进可测试性的建议

套牢孔
l       呈对角线配置
l       定位精度为±0.05mm （±2mil）
l       直径精度为±0.076/-0mm （+3/-0mil）
l       相对于测试点的定位精度为±0.05mm （±2mil）
l       离开元件边缘距离至少为3mm
l       不可穿通接触

测试点
l       尽可能为正方形
l       测试点直径至少为0.88mm （35mil）
l       测试点大小精度为±0.076mm （±3mil）
l       测试点之间间隔精度为±0.076mm （±3mil）
l       测试点间隔尽可能为2.5mm
l       镀锡，端面可直接焊接
l       距离元件边缘至少为3mm
l       所有测试点应可能处于插件板的背面
l       测试点应均匀布在插件板上
l       每个节点至少有一个测试点（100％通道）
l       备用或不用的门电路都有测试点
l       供电电源的多外测试点分布在不同位置
元件标志
l       标志文字同一方向
l       型号、版本、系列号及条形码明确标识
l       元件名称要清晰可见，且尽可能直接标在元件近旁
TEL 18681567708  详情可见点击查看

转载请注明：电子人社区

收藏0 分享 赞同0 反对0

0条回复

电梯直达

返回列表

发新帖

发回帖

		自动登录	找回密码
密码			立即注册

	搜索
热门搜索: 活动物联网电子人大数据人工智能智能工业

工业4.0技术

高速PCB设计指南之三 56

发表回复